칩 속 배선은 어떻게 만들까? 비아, 구리, 그리고 먼저 홈을 파고 채우는 이유

칩 속 배선은 트랜지스터 위에 한 층씩 ‘지어’ 올린다. 먼저 절연막을 한 층 깔고, 그 안에 배선이 들어갈 홈과 아래로 이어지는 작은 구멍을 판 뒤 금속(지금은 대부분 구리)으로 채우고, 표면을 평탄하게 연마한 다음 다음 층을 올린다. 가장 앞선 칩은 배선이 10여 층까지 쌓인다. 팹에서는 흔히 트랜지스터를 만드는 구간을 ‘전단 공정’(FEOL), 배선을 만드는 구간을 ‘후단 공정’(BEOL, back end of line)이라 부른다.

이 ‘후단’은 팹 안에서 쓰는 말이다. 업계에서 ‘후공정’이라고 하면 칩을 잘라 패키지로 감싸는 일을 가리키며(‘패키징이란?’ 참고), 이것과는 다른 이야기다.

칩에는 왜 배선이 여러 층 필요한가?

칩의 맨 아래에는 실리콘 안에 만든 트랜지스터가 있다(많게는 100억 개가 넘는다). 트랜지스터는 전기로 제어하는 작은 스위치다(‘트랜지스터란?’ 참고). 각 스위치의 결과는 선 하나에 걸린 전압의 높낮이(높으면 1, 낮으면 0)로 나타나며, 이것이 다른 스위치로 전달되어야 한다. 선이 너무 많아 한 층에 다 놓을 수 없으므로 칩은 큰 빌딩처럼 지어진다. 1층에는 스위치가 빽빽이 들어서 있고, 그 위로는 층마다 복도다.

• 배선: 같은 층 안에서 옆으로 뻗은 금속선. 한 층의 복도에 해당한다.
• 비아: 위아래 두 층의 배선을 수직으로 잇는 작은 구멍. 계단에 해당한다. 영어로는 via라 하며, 대만에서는 ‘층과 층 사이의 창’이라는 뜻의 이름으로도 흔히 부른다.
• 콘택트: 맨 아래에 있는 구멍으로, 첫 번째 배선층에서 트랜지스터까지 아래로 잇는다.

스위치에 가장 가까운 콘택트는 구리를 바로 채우지 않고 텅스텐 같은 금속을 채우는 경우가 많은데, 그 이유는 뒤에서 설명한다. 트랜지스터와 콘택트를 만드는 방법은 ‘트랜지스터 하나는 어떻게 만들어질까?’에서 다뤘고, 이 글은 그 위의 10여 층을 다룬다.

배선 한 층은 어떻게 만드나?

배선은 층마다 대체로 같은 여섯 단계를 거친다.

1단계: 절연막을 깐다

아래층 위에 이산화규소 같은 절연 박막을 한 층 깐다(‘박막 공정이란?’ 참고). 배선을 절연막 속에 묻어야 선과 선 사이에 전기가 통하지 않는다. 절연막이 없으면 이어져서는 안 될 두 선이 닿아 단락이 난다.

2단계: 패턴을 찍고 홈과 구멍을 판다

포토 공정으로 이 층 배선의 모양을 포토레지스트(PR)에 찍은 뒤, 식각(etching)으로 절연막에 얕은 홈과 더 깊은 작은 구멍을 판다. 홈에는 나중에 배선이 들어가고, 구멍은 비아가 되어 아래층의 배선으로 이어진다. 홈과 구멍을 같은 층에 차례로 판 뒤 한 번에 채우는 경우가 많은데, 이를 ‘듀얼 다마신’(dual damascene)이라 한다. 구멍이 바닥까지 뚫리지 않으면 위아래가 이어지지 않고, 너무 깊이 파면 아래층이 손상된다. 구멍이 매우 많으므로 팹에서는 수천 개를 사슬처럼 이어 한꺼번에 측정한다(‘WAT란?’ 참고).

3단계: 아주 얇은 배리어층을 먼저 입힌다

홈과 구멍의 바닥과 측벽에 먼저 아주 얇은 금속막을 입히는데, 이를 배리어층(barrier layer)이라 하며 탄탈럼과 질화탄탈럼을 흔히 쓴다. 구리 원자는 아주 잘 파고들기 때문이다. 절연막에 파고들면 절연막이 제대로 절연하지 못하게 되고, 아래의 실리콘에 파고들면 그 안에 ‘트랩’을 만들어 트랜지스터에 누설 전류가 흐르게 한다. 배리어층은 구리를 안에 가두고, 구리가 잘 붙게도 해 준다. 배리어층이 없으면 트랜지스터가 서서히 나빠지는데, 바로 드러나지 않을 수도 있다.

배리어층을 입힌 뒤에는 다음 단계의 ‘씨앗’이 될 아주 얇은 구리막을 한 층 더 입힌다.

4단계: 전기 도금으로 구리를 채운다

웨이퍼를 구리가 든 도금액에 담그고 전류를 흘리면, 구리가 시드층(씨앗층)에서부터 자라 홈과 구멍을 채운다. 도금액에는 첨가제를 넣어 구멍 바닥이 입구보다 빨리 자라게 해서, 아래에서 위로 채워지게 한다. 구멍은 가늘고 깊어서 입구가 먼저 막혀 버리면 안에 빈틈이 남는다. 그러면 전류가 잘 흐르지 못하고, 심하면 끊어진다.

5단계: 넘친 부분을 연마해 없앤다

구리는 홈 바깥까지 한 층 덮어 모든 선을 하나로 이어 버린다. 그래서 CMP(chemical mechanical polishing, 화학적 기계 연마)로 홈 바깥의 구리와 배리어층을 갈아 내고, 절연막이 드러나면 멈춘다. 그러면 구리는 홈과 구멍 안에만 남는다. 표면이 평탄해야 다음 층의 포토 공정도 정확하게 찍힌다. 덜 연마하면 선과 선 사이에 구리가 조금 남아 단락되고, 너무 연마하면 선이 얇아져 저항이 커진다(‘CMP란?’ 참고).

6단계: 윗면을 덮고 다음 층을 만든다

평탄해진 구리 위에 아주 얇은 보호막을 덮는다. 배리어층은 구리의 바닥과 양옆만 감싸므로 윗면도 막아야 한다. 그러지 않으면 구리가 위로 올라가 위층의 절연막에 파고든다. 그런 다음 1단계로 돌아가, 10여 층이면 10여 번을 되풀이한다. 맨 위층은 큼직한 금속 패드로 만들어 칩을 바깥과 연결한다(‘와이어 본딩이란?’ 참고).

구리는 왜 ‘먼저 홈을 파고 채우는’가?

1990년대 말 무렵까지 배선은 대부분 알루미늄이었고, 만드는 순서는 위와 반대였다. 먼저 웨이퍼 전체에 알루미늄을 깔고 패턴을 찍은 뒤, 건식 식각으로 필요 없는 알루미늄을 깎아 내고, 선과 선 사이의 틈을 절연막으로 채웠다.

그 뒤 구리로 바뀐 것은, 같은 굵기라면 구리의 저항이 알루미늄의 60% 남짓에 불과하기 때문이다. 또 전류가 크면 전자가 금속 원자에 계속 부딪히는데, 오랜 시간이 지나면 원자를 밀어내 선이 끊어진다. 구리는 이것도 알루미늄보다 잘 견딘다.

문제는 구리를 건식 식각으로 선 모양으로 깎아 내기가 어렵다는 점이다. 건식 식각은 플라즈마 속의 반응성이 매우 큰 조각들이 표면과 반응해 기체가 되고, 그 기체를 펌프로 빼내는 방식이다(‘식각이란?’ 참고). 구리가 반응해 생긴 물질은 칩이 견딜 수 있는 온도에서는 좀처럼 기체가 되지 않고 표면에 달라붙어, 깨끗하게 깎이지 않는다.

그래서 순서를 거꾸로 한다. 구리를 깎을 수 없으니 절연막을 깎고, 그 안에 구리를 채운 뒤 넘친 부분을 연마해 없앤다. 이를 ‘다마신’(damascene)이라 하는데, 금속 그릇에 무늬를 새기고 그 안에 금이나 은을 박아 넣는 오래된 공예 기법에서 따온 이름이다.

왜 아래층은 가늘고 위층은 굵은가?

맨 아래 몇 층은 바로 옆의 스위치를 잇는다. 거리가 짧고 선이 많으므로 가장 가늘고 촘촘하다. 가장 앞선 칩에서 가장 촘촘한 배선의 간격은 수십 나노미터에 불과하다(뉴스에서 말하는 ‘2나노’ 글 참고).

위쪽 몇 층은 신호를 칩의 반대편 끝까지 보내고, 모든 스위치에 전원도 공급한다. 거리가 길고 전류가 크므로 선이 넓고 두꺼워야 한다. 배선은 길수록 저항이 커지고 굵을수록 저항이 작아지기 때문이다. 도시에 비유하면 집 앞 골목은 좁고 많으며, 도시를 가로지르는 고속도로는 넓고 적은 것과 같다.

구리가 닿은 장비와 웨이퍼는 왜 전단 공정과 분리하나?

구리가 실리콘에 들어가면 아주 조금만으로도 트랜지스터에 누설 전류가 생긴다. 전단 공정의 웨이퍼는 앞으로도 매우 높은 온도의 공정을 거쳐야 한다(‘퍼니스는 무슨 일을 할까?’ 참고). 구리가 묻은 장비나 박스를 거치다가 구리가 조금이라도 묻으면, 고온에 들어가는 순간 구리가 실리콘 속으로 파고든다. 그러면 같은 퍼니스에 함께 들어간 웨이퍼가 모두 영향을 받을 수 있고, 퍼니스도 오염된다.

그래서 많은 팹이 선을 긋는다. 구리를 다루는 공정은 다른 구역에 두거나 전용 장비를 쓰고, 구리 공정을 거친 웨이퍼는 다시 전단 공정 장비로 돌아가지 않는다. 웨이퍼를 담는 박스와 반송 도구도 구리 쪽에서만 쓴다. 웨이퍼 뒷면과 가장자리의 구리는 따로 세정해, 양쪽이 함께 쓰는 계측 장비를 거칠 때 옮겨 가지 않게 한다.

배선은 왜 점점 칩을 느리게 만드나?

신호가 배선을 지나가려면 두 관문을 넘어야 한다. 첫째, 선이 가늘수록 저항이 커진다. 둘째, 두 선 사이에 절연막이 끼어 있으면 작은 커패시터처럼 작용한다. 가까울수록 한 선의 전압이 변할 때 옆 선이 더 크게 영향을 받고, 전압이 변하는 속도도 더 느려진다.

트랜지스터는 작게 만들면 대개 빨라지지만, 배선은 가늘게 만들면 오히려 느려진다. 선이 어느 정도 이상 가늘어지면 구리의 저항은 비례로 계산한 값보다도 더 높아진다. 전자가 선의 표면과 구리 속 결정 사이의 경계에 더 자주 부딪히고, 배리어층은 한없이 얇아질 수 없기 때문이다. 그래서 앞선 칩일수록 신호 지연 가운데 배선 때문에 생기는 몫이 커지고, 선이 길수록 더 두드러진다. 대책 중 하나는 선끼리 덜 간섭하게 하는 절연 재료(저유전율 물질, low-k)로 바꾸는 것이다. 가장 가는 몇 층에 다른 금속을 쓰는 방법도 엔지니어들이 시험하고 있다.

fab24hr에서는

fab24hr에서는 R&D 라인의 여러 역할이 같은 층, 즉 새 콘택트를 만난다. ‘출근’을 누르고 ‘직장인의 하루’를 고른 뒤, ‘오늘 나는’ 카드에서 ‘개발 라인’을 누르고 좌우로 넘겨 개발 공정 엔지니어를 찾은 다음 이름 아래의 ‘박막’을 누르면 박막 개발 공정 엔지니어(Beta 표시)가 된다. 오전 근무에는 새 구멍이 더 좁아져 배리어층을 얼마나 두껍게 입힐지 정해야 한다. 심야 근무에는 단면 사진 속 가장자리 콘택트 아래에 구멍이 하나 보인다. R&D 라인 세정 구역의 오후 근무에서는 다른 팀이 가장자리에 금속이 드러난 웨이퍼 로트를 하나뿐인 세정 장비에 넣으려 한다. 금속이 약액에 잠기면 세정조 벽에 남아, 같은 약액을 쓰는 다음 로트의 웨이퍼가 모두 오염될 수 있다.

메인 스토리 ‘칩의 일생’ 챕터 2 ‘한 공정씩’에서 파는 것은 맨 아래의 소자 분리용 트렌치다. 홈을 파고, 산화물로 채우고, 평탄하게 연마한다. 이 글과 같은 흐름이지만 채우는 것이 절연 물질이라는 점이 다르다. 게임에는 구리 전기 도금 장비가 나오지 않고, 콘택트를 어떤 금속으로 채우는지도 밝히지 않는다. 회사, 인물, 장비, 숫자는 모두 가상이며, 배선을 만드는 방법은 공개된 일반 자료를 바탕으로 썼다. 다른 업계 용어는 ‘반도체 공장 전문 용어, 쉬운 말로 풀이’에서 찾아볼 수 있다.