STI(얕은 트렌치 소자 분리)란? 트랜지스터 사이를 어떻게 떼어 놓을까

얕은 트렌치 소자 분리(STI, shallow trench isolation)는 웨이퍼 표면에서 트랜지스터와 트랜지스터 사이에 얕은 트렌치를 파고, 전기가 통하지 않는 산화물로 채워 트랜지스터를 서로 떼어 놓는 방법이다. 소자 분리의 한 방식이며, 실리콘 위에 트랜지스터를 만드는 첫 단계이기도 하다. 먼저 트랜지스터 하나하나의 자리를 둘러막아 두어야 뒤의 공정을 그 안에 진행할 수 있다.

이 글은 트랜지스터 하나는 어떻게 만들어질까?의 1단계를 자세히 풀어 본다.

트랜지스터 사이는 왜 분리해야 할까?

칩 위의 트랜지스터는 바로 옆에 붙어 늘어서 있다. 하나하나가 전기로 제어하는 작은 스위치이며(트랜지스터란? 참고), 모두 같은 실리콘 한 장 안에 만들어진다. 실리콘은 반도체여서 전기가 전혀 통하지 않는 물질이 아니다(반도체란? 참고). 사이에 아무것도 없으면 전류가 주변의 실리콘을 지나 옆 트랜지스터로 새어 들어갈 수 있다.

그러면 이웃한 트랜지스터끼리 누설 전류가 흐르고 서로 간섭해, 꺼져야 할 스위치가 깔끔하게 꺼지지 않는다. 이것도 누설 전류의 한 형태다. 누설 전류 때문에 칩이 왜 계속 전력을 쓰는지는 칩은 왜 전력을 쓸까?에서 다룬다.

그래서 트랜지스터가 놓이는 작은 실리콘 영역은 둘레를 빙 둘러 절연 벽으로 막아야 한다. 트랜지스터를 만들기 위해 남겨 두는 영역을 활성 영역(액티브 영역)이라고 하고, 그 둘레의 벽이 소자 분리다.

예전에는 어떻게 분리했을까? LOCOS와 ‘버즈 빅’

예전에 널리 쓰던 방법은 실리콘 국부 산화(LOCOS)다. 남길 자리를 실리콘 질화막으로 덮고, 웨이퍼를 퍼니스에 넣어 드러난 실리콘을 그대로 두꺼운 산화막으로 바꿔 벽으로 쓴다(열산화가 무엇인지는 퍼니스는 무슨 일을 할까? 참고). 그런데 산소가 실리콘 질화막 가장자리 아래로 옆으로 파고들기 때문에, 벽의 가장자리가 끝이 뾰족한 얇은 모양으로 자라 옆 트랜지스터가 들어갈 자리까지 침범한다. 모양이 새의 부리를 닮아 버즈 빅(bird's beak)이라고 부른다. 버즈 빅은 트랜지스터와 함께 줄이기가 어려워서, 트랜지스터가 작아질수록 차지하는 비율이 커지고 표면도 평탄하지 않다. 그래서 트렌치를 파고 산화물로 채우는 방식으로 바뀌었다.

얕은 트렌치 소자 분리는 어떻게 만들까? 단계별로 보기

아래는 교과서와 대학 강의 자료에서 흔히 볼 수 있는 순서를 단순화한 것이다. 실제 공정에는 그 사이사이에 세정과 계측이 여러 번 들어간다.

1단계: 패드 산화막을 키우고 실리콘 질화막을 덮는다

• 하는 일: 웨이퍼를 세정한 뒤 퍼니스에 넣어 실리콘 표면에 아주 얇은 산화막을 키운다. 이것을 패드 산화막이라고 한다. 그 위에 박막 장비로 단단한 실리콘 질화막을 덮는다.
• 이유: 실리콘 질화막은 이 단계 전체의 보호막이다. 트렌치를 팔 때는 파지 않을 자리를 덮어 주고, 연마할 때는 멈추는 기준이 되는 층(연마 정지막)이 된다. 패드 산화막은 그 사이에 까는 완충층이다. 실리콘 질화막을 실리콘 위에 바로 덮으면 실리콘이 당겨져 손상되기 때문이다.
• 그러지 않으면: 실리콘 질화막이 없으면 식각도 연마도 막아 주거나 멈추게 할 것이 없다. 패드 산화막이 없으면 실리콘 표면에 결함이 남는데, 트랜지스터를 만드는 곳이 바로 그 표면이다.

2단계: 포토 공정으로 남길 곳과 팔 곳을 찍는다

• 하는 일: 포토 공정에서 포토레지스트를 바르고 포토마스크를 통해 노광한 뒤 현상해, 활성 영역의 모양을 포토레지스트에 찍는다. 덮인 곳은 트랜지스터를 만들 자리로 남고, 드러난 곳은 트렌치가 된다.
• 이유: 칩 전체에서 첫 번째 패턴이라 아래에 맞출 것이 아직 없다. 이 층이 생기고 나서야 뒤의 층에 맞출 것이 생긴다(오버레이).
• 그러지 않으면: 패턴이 어긋나거나 흐리게 찍히면 활성 영역의 크기와 위치가 틀어진다. 다행히 포토레지스트 단계에서는 잘못 찍어도 씻어 내고 다시 찍을 수 있다(포토리소그래피(포토 공정)란? 참고).

3단계: 식각으로 얕은 트렌치를 판다

• 하는 일: 플라즈마로 포토레지스트 패턴을 따라 아래로 식각한다. 먼저 실리콘 질화막과 패드 산화막을 뚫고, 이어서 실리콘에 트렌치를 판다(식각이란? 참고).
• 이유: 트렌치는 벽의 틀이다. 어떤 모양으로 파느냐에 따라 벽의 모양이 정해진다. 트렌치 측벽은 보통 일부러 아주 약간 기울이는데, 그래야 나중에 채우기가 쉽다. 트렌치 모서리도 너무 뾰족하면 안 된다.
• 그러지 않으면: 깊이가 고르지 않으면 벽이 높은 곳과 낮은 곳이 생긴다. 선이 촘촘한 곳은 식각이 느려 더 얕게 파이기 쉽다. 그래서 함께 돌린 테스트 웨이퍼를 잘라 트렌치의 모양을 확인한다.

4단계: 트렌치 벽에 얇은 산화막을 키워 손상을 회복하고 모서리를 둥글린다

• 하는 일: 포토레지스트를 제거하고 세정한 뒤 다시 퍼니스에 넣어, 트렌치 벽과 바닥에 드러난 실리콘에 아주 얇은 산화막을 키운다. 이것을 라이너 산화막이라고 한다.
• 이유: 플라즈마를 막 맞은 실리콘 표면은 손상되어 있다. 산화막을 키우면 이 손상이 회복되고 실리콘과 산화물의 경계가 깔끔해진다. 트렌치 위쪽의 뾰족한 모서리도 산화되면서 조금 둥글어진다.
• 그러지 않으면: 손상이 남으면 누설 전류가 흐른다. 뾰족한 모서리에는 전계가 집중되고, 나중에 그 위에 키우는 게이트 절연막도 얇아지기 쉬워서, 트랜지스터의 모서리 부분에서 누설 전류가 흐르기 쉽다.

5단계: 트렌치를 산화물로 채운다

• 하는 일: 화학 기상 증착(CVD)으로 트렌치에 이산화실리콘을 채운다. 일부러 트렌치 깊이보다 두껍게 증착해 웨이퍼 전체를 덮는다(박막 공정이란? 참고).
• 이유: 트렌치를 바닥부터 꼭대기까지 전기가 통하지 않는 물질로 빈틈없이 채워야 벽이 완성된다. 위에 더 쌓인 부분은 다음 단계에서 연마해 없앨 몫이다.
• 그러지 않으면: 트렌치 입구가 먼저 막히면 안에 빈 공간, 곧 보이드가 남는다. 벽에 구멍이 뚫린 것과 같다. 트렌치가 좁고 깊을수록 채우기가 어렵다.

6단계: CMP로 평탄화하고 실리콘 질화막에서 멈춘다

• 하는 일: CMP로 트렌치 바깥의 남는 산화물을 연마해 없애고, 실리콘 질화막이 드러나면 멈춘다. 실리콘 질화막은 산화물보다 잘 갈리지 않으므로, 여기에 닿으면 연마하는 힘과 반사되는 빛이 달라지고 장비는 이것으로 ‘도달했다’는 것을 안다(엔드포인트 검출이란? 참고).
• 이유: 표면이 평평해야 다음 층이 선명하게 찍힌다. 실리콘 질화막 위도 깨끗해야 다음 단계에서 벗겨 낼 수 있다.
• 그러지 않으면: 덜 갈면 실리콘 질화막 위에 얇은 산화물이 남아 다음 단계에서 깨끗하게 벗겨지지 않는다. 너무 많이 갈면 넓은 트렌치의 가운데가 얕은 접시처럼 움푹 꺼지는데, 이것을 디싱이라고 한다. 그래서 설정대로 조금 더 연마해 양쪽 사이에서 균형을 잡는 경우가 많다(CMP란? 참고).

7단계: 실리콘 질화막과 패드 산화막을 벗겨 낸다

• 하는 일: 가열한 인산, 곧 고온 인산에 담근다. 고온 인산은 실리콘 질화막을 녹이지만 산화물은 거의 건드리지 않는다. 이어서 희석 불산에 담가 패드 산화막을 없앤다.
• 이유: 실리콘 질화막과 패드 산화막은 이 단계를 위한 도구일 뿐이다. 역할이 끝나면 걷어 내고 깨끗한 실리콘을 드러내야 그 위에 트랜지스터를 만들 수 있다.
• 그러지 않으면: 실리콘 질화막이 남은 곳에서는 트랜지스터가 제대로 만들어지지 않는다. 희석 불산은 트렌치 안의 산화물도 조금 깎아 내므로, 여러 번 담그면 벽이 실리콘 표면보다 낮아진다. 그래서 한 번 담글 때마다 얼마나 깎이는지를 미리 계산에 넣어 둔다.

다 만들고 나면 어떤 모습일까? 다음에는 무엇을 할까?

다 벗겨 내고 나면 실리콘 표면은 섬이 여러 개 늘어선 모습이 된다. 섬 하나가 활성 영역 하나이고, 둘레를 산화물로 채운 트렌치가 둘러싸며, 전체는 대체로 평평하다.

그다음에야 섬 안에 원자를 주입해 웰을 만들고, 게이트와 소스, 드레인을 만든 뒤, 마지막으로 배선을 연결한다. 아래 그림의 첫 번째 칸이 이 글에서 본 소자 분리다.

fab24hr에서는

메인 스토리 ‘칩의 일생’ 챕터 2 ‘한 공정씩’의 대부분이 얕은 트렌치 소자 분리다. 웨이퍼 투입 후 첫 닷새 동안 나는 개발 PIE 엔지니어가 되어, 가상의 보청기 칩 ‘Glowmere’의 초도 로트 12장을 따라 R&D 라인을 돈다. 세정, 퍼니스에서 패드 산화막 키우기, 모니터 웨이퍼 측정, 실리콘 질화막 키우기, 첫 번째 패턴 찍기, 트렌치 식각을 거쳐, 4일째에는 CMP-R1에서 플래튼을 돌리는 힘을 보고 엔드포인트를 찾는다.

실리콘 질화막에 닿으면 직접 골라야 한다. 레시피대로 엔드포인트 뒤 조금 더 연마하면 넓은 트렌치가 조금 움푹 들어간다. 닿자마자 멈추면 5일째에 고온 인산으로 실리콘 질화막을 벗길 때 몇 군데가 남아서, 먼저 희석 불산에 담갔다가 한 번 더 벗겨야 한다. 실리콘 질화막을 벗기고 나면 다음은 웰이다.

게임에서는 이 단계를 닷새로 묶었고, 식각 뒤의 세정, 라이너, 트렌치 채우기는 내레이션으로 넘어가며, 패드 산화막을 벗기는 장면은 나오지 않는다. 게임 속 회사, 칩, 인물, 장비와 수치는 모두 가상이다. 각 단계는 공개된 일반 자료를 바탕으로 썼으며, 단순화한 것이다. 다른 업계 용어는 반도체 공장 전문 용어, 쉬운 말로 풀이에서 찾아볼 수 있다.