칩이 클수록 수율은 왜 낮아질까? 결함 밀도, 수율 모델, 수율을 끌어올리는 방법

칩이 클수록 수율이 낮은 것은 결함이 먼지처럼 웨이퍼 위에 무작위로 떨어지기 때문이다. 칩은 치명적인 결함 하나만 맞아도 불량이 되고, 면적이 클수록 맞을 확률이 높다. 가장 간단한 계산법은 수율이 대략 e의 −(칩 면적 × 결함 밀도) 제곱이라는 것이다.

수율이 무엇인지, 왜 계속 곱해 가면 100%에 이를 수 없는지는 “뉴스에서 말하는 ‘수율’이란?”에서 쿠키 굽기로 설명했다. 이 글은 한 단계 더 들어간다.

결함 밀도란?

웨이퍼 위에는 눈에 보이지 않을 만큼 작은 것들이 늘 떨어진다. 파티클, 잔류물 같은 것이다(‘결함 검사란?’ 참고). 상관없는 곳에 떨어지면 칩은 그대로 동작한다. 배선 하나를 끊거나 두 배선을 이어 붙이는 것만이 ‘치명적’ 결함이다.

결함 밀도는 단위 면적당 평균 몇 개의 치명적 결함이 있는지를 나타내며, 흔히 ‘제곱센티미터당 몇 개’로 세고, 식에서는 D0 기호로 쓰기도 한다. 이 생산 라인이 얼마나 깨끗하고 안정적인지를 말해 준다.

칩이 클수록 왜 더 잘 맞나?

같은 웨이퍼 위에 치명적 결함 100개가 무작위로 떨어진다고 해 보자. 면적이 작은 칩 1,000개로 자르면 칩 하나당 평균 0.1개, 면적이 큰 칩 100개로 자르면 칩 하나당 평균 1개가 돌아간다.

평균 1개라고 모든 칩이 맞는 것은 아니다. 두세 개를 맞은 칩도 있고 하나도 맞지 않은 칩도 있으며, 하나도 맞지 않은 칩만 양품이다. 이 확률을 계산하는 가장 간단한 교과서 방법이 푸아송 모델이다.

수율 ≈ e의 −(칩 면적 × 결함 밀도) 제곱, 식으로 쓰면 Y ≈ e^(−A×D0)

e는 수학 상수로 약 2.718이고, ‘면적 × 결함 밀도’는 칩 하나당 평균 몇 개의 결함이 돌아가는지를 뜻한다. 대입해 계산하면 다음과 같다.

웨이퍼 한 장에서 나오는 칩 수	칩 하나당 평균 결함 수	양품 비율(약)	양품 칩 수(약)
1,000개(면적 작음)	0.1	90%	905
400개	0.25	78%	312
200개	0.5	61%	121
100개(면적 큼)	1	37%	37

(예시 수치이며, 웨이퍼 가장자리에 다 들어가지 못하는 부분은 계산하지 않았다.)

칩이 10배 커지면 한 장에 들어가는 개수는 10분의 1이 되지만, 양품은 20배 넘게 줄어든다(905개에서 37개로). 그래서 큰 칩은 양품 하나의 값이 유난히 빠르게 비싸진다(‘칩은 왜 이렇게 비쌀까?’ 참고). 큰 칩을 작은 칩렛(chiplet) 몇 개로 나눠 각각 테스트한 뒤 함께 패키징하는 이유 중 하나도 작은 칩의 수율이 높기 때문이다(“뉴스에 나오는 ‘첨단 패키징’이란?” 참고).

이 계산법은 정확한가?

출발점이다. 실제로는 두 가지를 더 생각해야 하는 경우가 많다.

• 결함은 뭉쳐 있는 경우가 많다: 여러 개가 같은 몇몇 칩에 몰리고, 옆 칩은 오히려 피해 간다. 그래서 큰 칩의 수율은 위의 계산보다 조금 나은 경우가 많고, 엔지니어는 ‘얼마나 뭉쳐 있는가’를 나타내는 값이 하나 더 들어간 모델을 쓴다.
• 어떤 불량은 무작위가 아니다: 어느 공정의 조건이 틀어졌거나, 포토마스크에 오염이 있거나, 반송 중에 긁혔다면 불량이 한 바퀴, 일정한 격자, 호 모양으로 늘어서며 위의 무작위 계산을 따르지 않는다. 이를 체계적(systematic) 문제라 하며 따로 계산한다.

수율에는 어떤 종류가 있나?

칩 하나가 투입부터 출하까지 가는 동안 수율은 흔히 세 곳에서 계산한다(부르는 이름과 나누는 방식은 곳마다 다르며, 아래는 흔한 한 가지다).

수율	언제 계산하나	무엇을 계산하나
라인 수율(line yield)	팹 공정이 끝났을 때	투입한 웨이퍼 중 도중에 스크랩되지 않은 비율
웨이퍼 테스트 수율(CP)	웨이퍼 공정이 끝나고 자르기 전	웨이퍼 위의 칩 중 웨이퍼 테스트에서 양품인 비율
파이널 테스트 수율(FT)	패키징 후	패키징한 칩 중 파이널 테스트를 통과한 비율

세 가지를 곱해야 최종적으로 출하할 수 있는 비율이 된다. 예를 들어 95%, 85%, 98%라면 곱해서 약 79%다. ‘수율이란’ 글에서 다룬 것은 주로 두 번째다. 수율 수치를 보면 어느 수율인지, 칩이 얼마나 큰지부터 물어야 한다(두 번의 테스트는 ‘칩은 어떻게 테스트할까?’ 참고).

새 공정의 수율은 어떻게 한 단계씩 올라가나?

새 공정, 새 칩이 막 시생산에 들어가면 수율은 낮은 경우가 많다. 이를 한 단계씩 끌어올리는 것을 수율 학습(yield learning)이라 하며, 그래프로 그리면 뉴스에서 말하는 ‘수율 램프업’이 된다. 한 바퀴는 대략 다음과 같다.

1단계: 불량을 분류하고 가장 많은 유형을 찾는다

무엇을: 웨이퍼 테스트가 끝나면 불량 칩을 불량 유형별로 다른 bin에 나누고, 많은 순서대로 막대그래프(파레토 차트)로 늘어놓는다. 왜: 사람과 시간은 한정되어 있어, 가장 많은 유형부터 해결해야 수율이 가장 빨리 오른다. 이렇게 하지 않으면: 모든 유형을 조금씩 건드리다 어느 것도 끝내지 못한다.

2단계: 어디에서 불량이 났는지 보고 범위를 좁힌다

무엇을: 가장 많은 유형을 웨이퍼 맵으로 그리고, 공정 도중의 결함 검사와 WAT 결과와 대조한다. 왜: 아무 규칙 없이 흩어져 있으면 무작위 파티클 같고, 한 바퀴나 일정한 격자로 늘어서 있으면 대개 어느 한 공정, 한 장비나 포토마스크를 가리킨다(‘WAT란? 웨이퍼 맵으로 어디가 잘못됐는지 알아내는 법’ 참고). 이렇게 하지 않으면: ‘15%가 불량’이라는 것만 알 뿐 어느 공정을 찾아가야 할지 모른다.

3단계: 원인을 찾아 고치고, 효과를 증명한다

무엇을: 불량 웨이퍼들이 공통으로 거친 장비를 조사하고, 필요하면 단면 분석으로 잘라 본다. 조건을 바꾸거나 장비를 고치거나 포토마스크를 교체한다. 왜: 모양은 단서일 뿐이고, 고친 뒤에도 다음 로트의 수치가 돌아오는지 봐야 한다. 이렇게 하지 않으면: 엉뚱한 곳을 고치거나, 우연히 한 로트가 좋게 나온 것을 보고 고쳤다고 믿을 수 있다.

4단계: 1단계로 돌아가 다음 유형을 처리한다

무엇을: 가장 많은 유형을 해결하면 2위였던 유형으로 넘어가 한 바퀴를 더 돈다. 왜: 한 유형을 해결할 때마다 수율이 한 단계 오른다. 처음에는 큰 체계적 문제가 몇 개 있는 경우가 많고, 갈수록 남은 문제는 작고 찾기 어려워진다. 그중 상당수는 무작위 결함이어서 주로 라인 전체를 더 깨끗하게 해 결함 밀도를 조금씩 낮추는 수밖에 없으므로, 오르는 속도가 점점 느려진다. 이렇게 하지 않으면: 수율이 중간에서 멈춘다.

어떤 실수가 어디에서 드러나나?

한 바퀴에서 가장 시간이 많이 드는 것은 결과를 기다리는 일이다. 웨이퍼 한 장이 투입부터 웨이퍼 테스트까지 가는 데 몇 주에서 몇 달이 걸린다(‘웨이퍼 한 장 만드는 데 얼마나 걸릴까?’ 참고). 그래서 공정 도중의 계측과 결함 검사가 중요하다. 일찍 볼수록 일찍 고칠 수 있다. 아래는 예시로 든 대조표다(실제로는 실수 하나가 여러 곳에 단서를 남기는 경우가 많다).

무엇이 잘못됐나	가장 먼저 보이는 곳	나중에 보이는 것
이온 주입에서 원자가 덜 들어갔다	모니터 웨이퍼의 면저항이 높다	WAT: 스위치가 켜지는 전압이 벗어났다
CMP에서 너무 많이 연마했다	연마 후 두께를 재면 너무 얇다	배선 저항이 높아진다
위아래 두 층이 정렬되지 않았다	포토 공정 후 오버레이 계측	구멍이 맞물리지 않아 저항이 커지거나 끊긴다
콘택트가 바닥까지 식각되지 않았다	도중에는 잘 보이지 않는다	WAT: 길게 이어진 콘택트 체인의 저항이 높거나 끊겼다
파티클이 웨이퍼에 떨어졌다	결함 검사	웨이퍼 맵에 아무 규칙 없이 흩어진 불량 칩
아직 완전히 고장 나지 않은 작은 결함	모든 테스트를 통과	한동안 쓰다가 고장 난다. 번인으로 미리 골라낼 수 있다

수율이 나쁘면 사는 칩도 더 쉽게 고장 날까?

조금 더 그렇지만, 가장 큰 영향은 아니다. 출하 전에 칩을 하나하나 테스트해 불량은 대부분 걸러 내므로, 수율이 나쁠 때 가장 직접적인 영향은 양품 하나하나가 비싸지고 약속한 수량을 못 맞출 수도 있다는 것이다.

다만 한마디 덧붙일 것이 있다. 어떤 결함은 칩을 바로 고장 낼 만큼 크지 않아, 테스트는 통과하지만 약한 작은 결함으로 남았다가 며칠, 몇 주 쓰고 나서 고장 난다. 이를 초기 고장이라 한다. 연구에 따르면 수율이 나쁜 웨이퍼에서는 테스트를 통과한 칩도 나중에 초기 고장이 나는 경우가 더 많고, 불량이 특히 많은 영역 주변의 통과 칩도 마찬가지다. 그래서 요구 수준이 높은 제품은 한 번 더 걸러 낸다. 예를 들어 번인을 하거나(‘번인이란?’ 참고), 수율이 평소보다 눈에 띄게 나쁜 웨이퍼를 따로 처리한다.

fab24hr에서는

메인 스토리 ‘칩의 일생’ 챕터 3 ‘불량의 모양’에서 플레이어는 R&D 라인의 개발 PIE 엔지니어다. 보청기 칩 ‘Glowmere’의 초도 로트 R-0912의 웨이퍼 테스트가 끝나고, 전기 측정실의 샤오원이 웨이퍼 맵 세 장을 화면에 띄운다. 한 장씩 이상한 모양을 짚어야 한다. 3번째 웨이퍼의 가장자리 한 바퀴(빠른 쪽으로 치우친 것이지 불량이 아니다), 8번째 웨이퍼부터 나타나는 일정한 격자(마스크를 따라다닌다), 11번째 웨이퍼의 호 하나(반송 중에 긁혔다). 세 가지 모두 무작위 먼지가 아니라 원인을 찾을 수 있는 체계적 문제다.

오후 마스크 회의에서 신이는 칩 안에 자기네 TEG 자리를 두 칸 남기고 싶어 하고, 왕 부장은 “두 칸이면 칩 면적이 2% 늘어요. 고객이 물어볼 거예요.”라고 말한다. 게임에서는 더 계산하지 않지만, 이 글의 계산법대로라면 면적이 조금 늘면 한 장에 들어가는 칩이 조금 줄고, 결함에 맞을 확률도 조금 높아진다.

‘직장인의 하루’의 ‘오늘 나는’ 카드에서 ‘양산 팹’을 누르고 좌우로 넘겨 공정 엔지니어로 간 다음 이름 아래의 ‘식각’을 누르면, 책상 위에 오늘 하기로 한 수율 개선 분석이 놓여 있다. 오후 근무에 자리로 돌아와 열어 보면 마지막 저장은 사흘 전이고, 오늘의 진도는 4분이다.

게임 속 회사, 칩, 인물, 로트 번호와 수치는 모두 가상이다. 결함 밀도, 수율 모델, 수율 학습은 공개된 일반 자료를 바탕으로 썼으며, 표의 수치는 예시다. 다른 전문 용어는 ‘반도체 공장 전문 용어, 쉬운 말로 풀이’에서 찾아볼 수 있다.