FinFET 和 GAA 是什麼？電晶體為什麼從平的變成立起來，再變成四面包住

FinFET 和 GAA 是兩種電晶體的形狀。FinFET 中文叫鰭式場效電晶體：把電流走的通道立起來，變成一片又高又薄的「鰭」，閘極從上面和兩側三面夾住它。GAA 是 gate-all-around，中文叫環繞式閘極：把通道做成幾片疊起來的薄片，閘極把每一片的上下左右都包住。兩次改形狀，都是為了讓很小的電晶體也關得緊。

閘極在做什麼？

電晶體是用電控制的小開關（見「電晶體是什麼？」）。電從入口（源極）經過通道流到出口（汲極），通道上的閘極像水龍頭的把手：加上電壓就打開，拿掉就關上。

平的電晶體，為什麼後來關不緊？

以前的電晶體是平的：通道躺在矽的表面，閘極只蓋在上面。越做越小，入口和出口越靠越近，閘極只管得到上面，管不到通道底下。閘極說「關」，還是有一點電溜過去，這就是漏電。上百億顆加起來，手機放著不用也在耗電（見「晶片為什麼會耗電？」）。

FinFET：把通道立起來

把通道立成一片很薄的牆，像魚背上的鰭；閘極像倒過來的 U，跨過這片鰭，上面和兩側一起夾住。鰭只有幾奈米寬，兩邊一夾整片都管得到，就關得緊多了。

立起來還有一個好處：電流能走的「寬度」，大約是鰭的兩側加頂面。鰭做高，佔的地方不變，能流的電卻變多；要更多電流，就並排放兩片、三片鰭。

這種電晶體大約從 2010 年代初開始大量使用；名字是 2000 年前後大學的研究團隊取的，從論文到量產花了十年以上（見「新技術從論文到量產要多久？」）。

FinFET 一步一步怎麼做？

大方向跟平的一樣：先隔開、做底、做閘極、對著閘極做入口出口，再接導線（見「一顆電晶體是怎麼做出來的？」）。多出來的是先刻出鰭，閘極也常先放一條假的。下面是簡化過的一般說法：

1. 刻出鰭：在矽上印出一條條很細的線，往下蝕刻，留下一排排鰭。鰭比曝光機一次印得出來的還細，常靠多重曝光這類方法（見「193 奈米的光，怎麼印出幾十奈米的線？」）。鰭寬窄、高低不一，每顆電晶體的電流就不一樣。
2. 隔離，讓鰭露出來：鰭之間填滿氧化物、用 CMP 磨平，再往下蝕刻一段，鰭的上半截露出來；埋著的部分把電晶體隔開，露出來的才是通道。蝕刻不均，露出來的高度不一，電流也不一。接著跟平的一樣，打進原子做出 n 型、p 型的井。
3. 放一條假閘極跨過鰭：鋪一層多晶矽，印成跨過鰭的線，兩側做絕緣的側牆，先標出閘極的位置。真的閘極材料怕後面的高溫，一開始就放上去，會被加熱的步驟弄壞。
4. 長出源極和汲極：把閘極兩旁的鰭挖掉一點，用磊晶長回摻得很多的矽或矽鍺（矽裡混進一些鍺），再加熱讓原子就位，電流比較好走（見「磊晶是什麼？」）。每次加熱都記進熱預算，熱太多，原子往旁邊跑，形狀就糊了。
5. 換上真的閘極：蓋絕緣層、磨到假閘極露出來，挖掉它，在留下的溝裡鋪上很薄的新絕緣材料和金屬，三面包住鰭。溝沒填滿，閘極就管不住整片鰭。

再往上的接點和導線，跟平的一樣（見「晶片裡的導線怎麼做？」）。

鰭為什麼又不夠用了？

鰭薄到幾奈米，很難再薄；閘極再短，三面夾也夾不太住最底下那一段。而且鰭只能一片一片加，電流只能照一倍、兩倍、三倍調，不能剛好一倍半。

GAA：閘極四面包住

GAA 把鰭「放倒」：通道變成幾片上下疊著的薄片，每片只有幾奈米厚，片和片之間的空隙也填進閘極，每一片都被四面包住。這種薄片叫奈米片（nanosheet），更窄、像細線的叫奈米線。

片子的寬度是印出來的：要大電流就印寬一點，要省電、省地方就印窄一點。它在 2020 年代才開始量產，大約是新聞說的 3 奈米、2 奈米前後，各家改的時間不一樣。「幾奈米」是一代的名字，不是片子的尺寸（見「新聞說的「2 奈米」，是什麼東西 2 奈米？」）。

懸空的薄片怎麼做出來？

矽不能長在半空中，所以先放「之後要挖掉的墊片」：

1. 交替長兩種材料：用磊晶一層矽鍺、一層矽，疊好幾對。矽鍺的原子排法跟矽很像，能照著格子一層接一層長；化學性質又不一樣，之後能單獨挖掉。材料不合，不是長不整齊，就是挖不乾淨。
2. 刻成條、放假閘極、長源極汲極：跟 FinFET 的第 1～4 步差不多，只是刻的是一整疊。挖源極汲極時，還要從側面把矽鍺吃進去一點、填絕緣物，做成片和片之間的小側牆；少了它，下一步可能吃進源極汲極。
3. 把矽鍺挖掉：拆掉假閘極，用只吃矽鍺、幾乎不碰矽的蝕刻挖空。留下的矽片兩頭接著源極和汲極，像梯子的一根根橫桿。挖不乾淨，每片就不一樣；吃過頭，矽片變薄甚至斷掉。
4. 把閘極填進空隙：用一輪最多長一層原子的原子層沉積（見「薄膜製程是什麼？」），在每一片四周鋪很薄的絕緣層，再填金屬。空隙只有幾奈米到十幾奈米，沒填滿，那一片就有一面沒管到。

GAA 難在哪？

難的就是挖空和填滿：都在只有幾奈米寬的縫裡，每一片還要做得一樣。再來是量測：最要緊的部分疊在裡面，從上面看不到，光學量測對一點點殘留也不夠靈敏，常要用 X 光，或把晶圓切開用 TEM 看，切過的就不能用了（見「晶圓廠怎麼知道做對了沒？」）。

下一步：上下疊

下面兩條路，都還在研究階段：

• 把 n、p 兩種開關上下疊起來：開關多半兩種配成一對（見「CMOS 是什麼？」），現在並排放；疊起來，同一塊地方放得下更多對。研究上常叫 CFET（互補式場效電晶體）。
• 用二維材料當通道：矽片削到幾奈米以下，電子就越來越不好走。二硫化鉬這類材料，一層只有幾個原子厚，薄成這樣還能導電；難在整片晶圓都要長得一樣好，跟金屬也要接得好。

上下疊有兩種做法，難處不一樣。一種是一次疊好再分上下做，疊越高越難刻、越難填。另一種是先做好下層，再鋪一層矽做上層；可是做電晶體有些步驟要上千度，下層受不了（熱預算），研究上常把做上層的溫度壓在大約五百度以下。公開的技術路線圖大多把這兩條路排在 2030 年代以後，各份的年份不一樣。

在 fab24hr 裡

遊戲裡沒有鰭式或環繞式閘極的電晶體。主線「晶片的一生」的虛構助聽器晶片「螢火」用成熟的一代製程，電晶體不是最小的那一種。可是「關不緊、會漏電」到處碰得到：第 1 章要決定把幾片的電晶體故意做得偏快、偏慢（角落），偏快的最漏；第 10 章「待機電流」，測試工程師要決定漏多少就擋下來。

「打工人的一天」也有：按「進廠」、選「打工人的一天」，在「今天你是」卡片上點「研發線」，左右滑到研發製程工程師，再點「爐管」。午班要在研發線唯一的爐管上選加熱的條件：熱給太多，打進去的原子往下跑得太深，短的電晶體就關不緊。遊戲裡的公司、晶片、人物和數字都是虛構的；FinFET 和 GAA 照公開的一般資料寫，簡化過。其他行話可以到「半導體晶圓廠的行話，白話解釋」查。