開始玩

← fab24hr 專欄

晶片怎麼做約 5 分鐘

晶片裡的導線怎麼做?通孔、銅,為什麼要先挖溝再填

晶片裡的導線,是在電晶體上面一層一層「蓋」出來的:先鋪一層絕緣層,在裡面挖出放導線的溝、往下接的小洞,填滿金屬(現在多半是銅),把表面磨平,再蓋下一層。最先進的晶片,導線會疊到十幾層。晶圓廠常把做電晶體那一段叫「前段製程」(FEOL),做導線這一段叫「後段製程」(英文 BEOL,back end of line)。

這個「後段」是晶圓廠裡的說法。產業上說「後段封測」的後段,是把晶片切開、包起來(見「封裝是什麼?」),是另一件事。

晶片為什麼需要好幾層導線?

晶片最底下,是做在矽裡的電晶體(多的有上百億個),也就是用電控制的小開關(見「電晶體是什麼?」)。每個開關的結果,是一條線上電壓的高低(高是 1、低是 0),要送到別的開關去。線多到一層擺不下,所以晶片像一棟大樓:一樓擠滿開關,樓上一層一層都是走廊。

  • 導線:同一層裡橫著走的金屬線,像一層樓裡的走廊。
  • 通孔:上下兩層導線之間,垂直接通的小洞,像樓梯。英文叫 via,台灣也常叫介層窗。
  • 接觸窗:最底下的那一種洞,從第一層導線往下接到電晶體。

離開關最近的接觸窗,常填鎢這類金屬,不直接填銅,原因在後面。電晶體和接觸窗怎麼做,見「一顆電晶體是怎麼做出來的?」;這篇講上面那十幾層。

一層導線怎麼做?

每一層導線,大致走一樣的六步。

第 1 步:鋪一層絕緣層

在下面那一層上,鋪一層絕緣的薄膜,例如二氧化矽(見「薄膜製程是什麼?」)。導線要埋在絕緣層裡,線和線之間才不會通電。少了它,兩條不該接的線一碰到,就短路。

第 2 步:印圖案,挖出溝和洞

用黃光把這一層導線的形狀印在光阻上,再用蝕刻在絕緣層裡挖出淺溝和更深的小洞:溝以後放導線,洞以後變成通孔,往下接到下面那一層的線。很多時候溝和洞先後挖在同一層裡、再一次填滿,叫「雙鑲嵌」。洞沒挖到底,上下就接不通;挖過頭,會傷到下面那一層。洞非常多,廠裡會把幾千個串起來一起量(見「WAT 是什麼?」)。

第 3 步:先鋪一層很薄的阻障層

在溝和洞的底部、側壁,先鋪一層很薄的金屬膜,叫阻障層,常用鉭和氮化鉭。因為銅的原子很會鑽:鑽進絕緣層,絕緣層就變得不太絕緣;鑽進底下的矽,會在裡面形成「陷阱」,讓電晶體漏電。阻障層把銅關在裡面,也讓銅黏得住。少了它,電晶體慢慢變差,而且不一定馬上看得出來。

鋪完阻障層,還要鋪一層很薄的銅,當下一步的「種子」。

第 4 步:電鍍,把銅填滿

把晶圓泡進含銅的電鍍液、通上電,銅就從種子層上長出來,把溝和洞填滿。電鍍液裡加了添加劑,讓洞底長得比洞口快,從下往上填。洞又細又深,洞口要是先合起來,裡面就留下空隙,電不好走,嚴重的會斷掉。

第 5 步:把多出來的磨掉

銅連溝外面也蓋上一層,把所有的線連成一片。所以要用 CMP(化學機械研磨)把溝外面的銅和阻障層磨掉,磨到絕緣層露出來就停,銅只留在溝和洞裡;表面平了,下一層的黃光也才印得準。磨太少,線和線之間留著一點銅就短路;磨太多,線變薄、電阻變高(見「CMP 是什麼?」)。

第 6 步:封住頂面,再做下一層

在磨平的銅上蓋一層很薄的保護膜。阻障層只包住銅的底部和兩側,頂面也要封起來,不然銅會往上鑽進上面那一層的絕緣層。然後回到第 1 步,十幾層就重複十幾次;最上面做成大塊的金屬墊,讓晶片接到外面(見「打線是什麼?」)。

銅鑲嵌製程怎麼做的六格剖面:鋪絕緣層;印圖案、挖出溝和洞,洞往下接到下面那一層的線;鋪阻障層和種子層;電鍍,銅從下往上填滿溝和洞;用 CMP 磨掉溝外面的銅和阻障層;蓋一層保護膜封住頂面,再回到第 1 步做下一層。
銅很難刻出線條,所以反過來做:先在絕緣層挖好溝和洞,再把銅填進去、把多的磨掉,這叫鑲嵌。每一層導線大致重複這六步(示意,不照比例)。

銅為什麼要「先挖溝再填」?

大約到 1990 年代末,導線多半用鋁,做法跟上面相反:先整片鋪滿鋁、印上圖案,用乾蝕刻刻掉不要的鋁,再用絕緣層填滿線和線之間的縫。

後來改用銅,因為同樣粗細,銅的電阻只有鋁的六成多;電流大時,電子一直撞金屬的原子,日子久了會把原子推走、讓線斷掉,銅也比鋁耐得住。

問題是,銅很難用乾蝕刻刻出線條。乾蝕刻靠電漿裡很活潑的碎片跟表面起反應,變成氣體被抽走(見「蝕刻是什麼?」);銅反應之後的產物,在晶片受得了的溫度下很難變成氣體,會黏在表面,刻不乾淨。

所以反過來做:刻不動銅,就刻絕緣層,再把銅填進去、把多的磨掉。這叫「鑲嵌」(damascene),名字來自一種古老的工藝:在金屬器物上刻出花紋,再把金、銀嵌進去。

為什麼底下幾層細,上面幾層粗?

最底下幾層接旁邊的開關:路短、線多,所以最細、最密。最先進的晶片,最密的導線間距只有幾十奈米(見新聞說的「2 奈米」那篇)。

上面幾層把訊號送到晶片的另一頭,也把電源送到每一個開關。路長、電流大,線就要寬、要厚,因為導線越長電阻越大、越粗電阻越小。就像城市裡,家門口的巷子又窄又多,跨城的快速道路又寬又少。

為什麼沾過銅的機台和晶圓,要跟前段分開?

銅跑進矽裡,一點點就會讓電晶體漏電。前段的晶圓還要進很高溫的步驟(見「爐管在做什麼?」):要是經過沾了銅的機台或盒子,沾到一點銅,一進高溫,銅就鑽進矽裡,同一爐都可能受影響,爐子也被弄髒。

所以很多晶圓廠會畫一條線:做銅的步驟放在另一區,或用專用的機台;做過銅的晶圓不再回到前段的機台;裝晶圓的盒子和搬運的工具,也只在銅那一邊用。晶圓背面和邊緣的銅要另外洗掉,免得經過兩邊共用的量測機台時帶過去。

導線為什麼越來越拖慢晶片?

訊號在導線上走,要過兩關。一是線越細,電阻越大。二是兩條線中間隔著絕緣層,就像一個小電容:靠得越近,一條線的電壓一變,越會牽動旁邊那一條,電壓也變得越慢。

電晶體做小通常變快,導線做細卻變慢。線細到一定程度,銅的電阻還會比照比例算出來的更高:電子更常撞到線的表面和銅裡結晶的交界,阻障層又不能一直變薄。所以晶片越先進,訊號的延遲就有越多是導線造成的,線越長越明顯。對策之一,是改用比較不會讓線互相干擾的絕緣材料(低介電常數材料);在最細的幾層改用別的金屬,工程師也正在試。

在 fab24hr 裡

在 fab24hr,研發線好幾個位子都碰到同一層:新的接觸窗。按「進廠」、選「打工人的一天」,在「今天你是」卡片上點「研發線」,左右滑到研發製程工程師,名字下面再點「薄膜」,就是薄膜研發製程工程師(標著 Beta):早班,新的洞比較窄,要決定阻障層長多厚;深夜班,切片照片上,邊緣的接觸窗底下有一個洞。研發線清洗那一區的午班,另一組有一批邊緣露出金屬的片子,想排進唯一的清洗機:金屬泡進槽液,會留在槽壁上,下一批用同一桶的片子都可能沾到。

主線「晶片的一生」第 2 章「一站一站」挖的是最底下的隔離溝:挖溝、填滿氧化物、磨平,跟這篇同一個節奏,只是填的是絕緣的材料。遊戲裡沒有電鍍銅的機台,也沒說接觸窗填的是哪一種金屬。公司、人物、機台和數字都是虛構的;導線怎麼做,照公開的一般資料寫。其他行話可以到「半導體晶圓廠的行話,白話解釋」查。

在遊戲裡你會在哪裡遇到它當薄膜研發製程工程師(研發線 › 研發製程 › 薄膜),新接觸窗的洞要先長一層阻障層、再填金屬,整條研發線只有 CVD-R1 一台做得了;深夜班,切片照片上,邊緣的接觸窗底下有一個洞。

在 fab24hr 裡,研發線的新接觸窗一站接一站:蝕刻挖洞、薄膜鋪阻障層填金屬、CMP 磨平;洞底下有沒有留下空隙,要切開來才看得到。

當薄膜研發製程工程師玩,把阻障層和金屬填進新的接觸窗

給老師:這一篇可以搭配「在課堂上玩 fab24hr」用在課堂上。

引用這篇〈晶片裡的導線怎麼做?通孔、銅,為什麼要先挖溝再填〉,fab24hr,更新。https://fab24hr.com/blog/interconnect/
課堂與非營利可以免費使用,投影、放進講義、印給學生都可以,請註明 fab24hr;不能販售,也不能改成自己的作品。 看到錯誤?回報問題

其他文章

這個網站的其他頁