トランジスタはどうやってつくる？ 素子分離から1層目の金属配線まで、一歩ずつ

トランジスタは、シリコンウェーハの表面で、次の順につくります。浅い溝を掘って絶縁物で埋め、トランジスタどうしを分ける（素子分離）。原子を打ち込んで、n型とp型の土台をつくる（ウェル）。とても薄い絶縁膜をつけ、その上にゲートをつくる。ゲートそのものを盾にして、両側にソースとドレインを打ち込む。加熱して原子を落ち着かせる（アニール）。絶縁膜でおおい、小さな穴をあけて金属で埋める（コンタクト）。そして1層目の金属配線につなぎます。ほとんどのステップで、いくつものプロセスエリアを使います。

この記事では、いちばん単純な「平面」トランジスタで考え方を説明します。簡略化していて、実際のフローにはもっと多くの工程があります。そもそもトランジスタとは何かは、「トランジスタとは？」へ。

できあがったトランジスタを切ると、どう見える？

完成したチップを横から切って断面を見ると、下から上へおおよそこうなっています。

• シリコンの中：p型のウェルとn型のウェルが並び、トランジスタとトランジスタのあいだには、絶縁物で埋めた浅い溝が埋まっています。
• トランジスタ1つ：とても薄い絶縁膜の上にゲートが1本のっています。ゲートの両側のシリコンが、ソース（入口）とドレイン（出口）です。
• シリコンの上：厚い絶縁膜の中に金属の小さな柱が何本も立ち、下はトランジスタに、上は1層目の金属配線につながっています。

トランジスタは2種類あり、1つはp型のウェルに、もう1つはn型のウェルにのっていて、ペアで使います（「CMOSとは？」へ）。

なぜ一度にできないの？ パターン1回で、ひと回り

工場では、小さな一部分だけを処理することができません。膜はウェーハ全面につき、イオン注入もウェーハ全面に当たります。ある場所だけで何かを起こすには、先に「型紙」を焼く必要があり、それでひと回りします。

1. 材料の層をつける（成膜か拡散炉）。必要ならCMPで平らにする。
2. リソグラフィでレジストを塗り、フォトマスク越しに露光して現像し、パターンをレジストに焼く。間違えても、ここならまだ洗い落としてやり直せる。
3. レジストのパターンどおりにエッチングするか、レジストを盾にしてイオン注入する。
4. レジストを取り、洗浄し、測る。

2000年に出た大学の教科書は、簡略化したCMOSのフローで教えていますが、それでも2層目の金属まででフォトマスクが十数枚、工程が100以上になります。今量産されているチップはずっと多く、ウェーハは何十回もリソグラフィに戻り、工程は合わせて何百にもなります。各エリアの仕事は「半導体工場の7つのプロセスエリアは、それぞれ何をしている？」へ。

トランジスタはどうつくる？ 7つのステップ

ステップ1：素子分離、トランジスタのあいだに溝を掘って絶縁物で埋める

• 何をする：下敷きに薄い酸化膜をつけ、その上を硬い窒化シリコンでおおい、トランジスタを残す場所を焼きます。それ以外の場所はシリコンに浅い溝を掘って酸化膜で埋め、平らに磨いたあと、窒化シリコンをはがします。
• なぜ：トランジスタはぎっしり並んでいるので、1つずつのあいだに絶縁の壁がないと、電気が隣へ流れてしまいます。
• しないと：隣どうしのトランジスタがリークし合い、スイッチがきちんと切れません。
• 使うエリア：洗浄、拡散炉、成膜、リソグラフィ、エッチング、CMP。最初のステップだけで6つのエリアを通ります。

ステップ2：ウェル、原子を打ち込んでn型とp型の土台をつくる

• 何をする：レジストで半分をおおい、リンを打ち込んでn型のウェルをつくります。型紙を替えてホウ素を打ち込み、p型のウェルをつくって、拡散炉で加熱します。
• なぜ：入口と出口がn型のトランジスタはp型のウェルに、p型のトランジスタはその逆にのせます。あいだに反対の型のシリコンがあるので、ふだんは電気が通らず、ゲートの電圧で初めて道が開きます（「ドーピングとは？」へ）。
• しないと：反対の型のウェルがないと、入口と出口がいつもつながっていて、スイッチを切れません。打ち込みを間違えると、スイッチが設計どおりに動きません。打ち込んだ原子は取り出せません。
• 使うエリア：リソグラフィ、イオン注入、洗浄、拡散炉。

ステップ3：ゲート、とても薄い絶縁膜とその上のゲート

• 何をする：拡散炉でとても薄い酸化膜をつけて絶縁膜にし、電気を通すポリシリコンの層をのせます。ゲートを細い線として焼き、残りをエッチングで取り除きます。
• なぜ：ゲートは絶縁膜をはさんで、電圧で下のチャネルを操ります。ゲートの線幅が、入口と出口の間隔をおおよそ決めるので、この層は特に細く、特に正確に焼かなければなりません。
• しないと：絶縁膜が薄すぎるとリークし、厚すぎるとスイッチが遅くなります。ゲートが太すぎると遅く、細すぎるときちんと閉じません。
• 使うエリア：洗浄、拡散炉、成膜、リソグラフィ、エッチング。

ステップ4：ソースとドレイン、ゲートそのものが盾になる

• 何をする：もう一方の種類のトランジスタをレジストでおおい、ゲートの両側のシリコンに原子を打ち込みます。ゲートの真下はゲートがさえぎるので、入口と出口はゲートの両端にぴったり沿ってできます。これをセルフアライン（自己整合）といいます。
• なぜ：別のパターンを焼いて合わせると、どうしても少しずれます。ゲートを盾にすれば、必ずそろいます。この考え方は1960年代からあります。
• しないと：ずれると、入口か出口とチャネルのあいだにすき間があき、電気が通れません。
• 使うエリア：リソグラフィ、イオン注入。多くのフローでは、まず浅く1回打ち込み、ゲートの両側に絶縁のサイドウォールをつけてから深く打ち込みます。チャネルの近くを薄めにして長持ちさせるためで、ここで成膜とエッチングも使います。

ステップ5：アニール、加熱して原子を落ち着かせる

• 何をする：ウェーハを加熱して、打ち込んだ原子をシリコン原子の位置に入れ、乱れた結晶の並びを元に戻します。
• なぜ：打ち込んだばかりの原子は、たいてい隙間にはまっていて、まだ電気を通しません。
• しないと：熱が足りないとシート抵抗が高いまま。熱をかけすぎると原子が横へ動き、そろえたばかりの形がぼやけます。そのため数秒だけ加熱する速い方法がよく使われ、加熱はすべて熱履歴に積み上がります。
• 使うエリア：拡散炉、または1枚ずつ短時間で加熱する装置（「拡散炉では何をしている？」へ）。

ステップ6：コンタクト、絶縁膜でおおい、小さな穴をあけ、金属で埋める

• 何をする：厚い絶縁膜でおおって平らに磨き、小さな穴を焼いて、ソース、ドレイン、ゲートまでエッチングで掘ります。これがコンタクトです。とても薄いバリア層をつけ、タングステンなどの金属で埋めて、穴の外の余りを磨き取ります。
• なぜ：上の配線がトランジスタに触れてよいのは、つなぐべき点だけです。それ以外はすべて絶縁しておく必要があります。
• しないと：穴が底まで届かない、埋まりきらないと、抵抗が高くなるか、まったく通りません。穴がずれてゲートに触れるとショートします。だから、どの層も下の層にきちんと合わせます（重ね合わせ）。
• 使うエリア：成膜、CMP、リソグラフィ、エッチング、洗浄。

ステップ7：1層目の金属配線、コンタクトをつないで回路にする

• 何をする：もう1層絶縁膜をつけ、配線の形の溝を掘り、金属で埋めて平らに磨きます。
• なぜ：配線でコンタクトをつないで初めて、2種類のスイッチがペアになり、スイッチの集まりが計算できる回路になります。
• しないと：トランジスタがどんなによくできても、つながなければ、ばらばらのスイッチにすぎません。その上に重ねていく配線は「チップの配線はどうつくる？」へ。
• 使うエリア：成膜、リソグラフィ、エッチング、CMP、洗浄。

FEOLとBEOLの境目はどこ？

工場の中では、この流れをよく2つに分けます。シリコンの中にトランジスタをつくるステップ1〜5がFEOL（フロントエンド、基板工程）、その上に金属配線をつくるステップ7以降がBEOL（バックエンド、配線工程）です。ステップ6のコンタクトはちょうど境目にあり、FEOLに入れることも、BEOLに入れることもあり、「MOL（ミドル）」と呼ぶこともあります。FEOLには1000度を超える工程もありますが、金属がのったあとのウェーハは、もうそこまで熱せません。これも2つに分ける理由のひとつです。

業界全体の話では、ウェーハ工場の工程を「前工程」、パッケージングとテストを「後工程」と呼びます（「半導体はどうやって作られる？」へ）。FEOLもBEOLも、前工程の中の話です。

今のトランジスタも、こうしてつくる？

考え方は同じで、形が違います。最先端のチップでは、チャネルはたいてい薄いフィンとして立っているか、何枚か重ねた薄い板をゲートが四方から包んでいて、ゲートと絶縁膜の材料も替わっています（「トランジスタとは？」へ）。工程は増え、順番も一部変わりましたが、「分ける、土台をつくる、ゲートをつくる、ゲートに合わせて入口と出口をつくる、配線をつなぐ」という幹は今も同じです。

fab24hrでは

fab24hrのメインストーリー「チップの一生」第2章「一工程ずつ」が、この記事のステップ1と2です。ウェーハ投入から最初の5日間、あなたは開発インテグレーションエンジニアとして、架空の補聴器チップ「Glowmere」の最初の12枚について開発ラインを回ります。洗浄、拡散炉で下敷きの薄い酸化膜、モニターウェーハの測定、窒化シリコンの成膜、最初のパターン、溝のエッチング、窒化シリコンまでのCMP（レシピどおり少し多めに削るか、届いた瞬間に止めるか）、窒化シリコンの除去、n型とp型のウェルの注入。7つのプロセスエリアで、1つずつ自分の手で工程を進めます。

その後のステップは「工場の一日」にあります。「出勤」を押して「工場の一日」を選び、「今日のあなたは」のカードで「開発ライン」を押し、左右にスワイプして開発プロセスエンジニアへ。名前の下でエリアを選びます。拡散炉はゲートの下の酸化膜とアニールを、イオン注入はソースとドレインを受け持ち、リソグラフィ、エッチング、成膜、CMPがいっしょにコンタクトをつくります。ゲームの会社、チップ、人物、装置、数字は架空のものです。各ステップは公開されている一般的な資料をもとにしていて、簡略化しています。ほかの用語は「半導体工場の業界用語を、やさしく解説」へ。